НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ «КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ імені ІГОРЯ СІКОРСЬКОГО»

Радіотехнічний факультет

Кафедра прикладної радіоелектроніки

«На правах рукопису» УДК До захисту допущено: В.о. зав. кафедри

Андрій МОВЧАНЮК »» 2023 p.

Магістерська дисертація

на здобуття ступеня магістра

за освітньо-професійною програмою «Інтелектуальні технології радіоелектронної техніки»

за спеціальністю 172 «Телекомунікації та радіотехніка»

на тему: «Оптимізація друкованої плати контролера для зарядки електромобіля»

Виконала: студентка 2 курсу, групи РЕ-21мп Скосарева Анна Геннадіївна

Керівник: Сушко Ірина Олександрівна Ffre

Рецензент: Васильєв Володимир Миколайович

> Засвідчую, що у цій магістерській дисертації немає запозичень з праць інших авторів без відповідних посилань. Студентка

Київ – 2024 року

Національний технічний університет України

«Київський політехнічний інститут імені Ігоря Сікорського» Радіотехнічний факультет

Кафедра прикладної радіоелектроніки

Рівень вищої освіти – другий (магістерський)

Спеціальність – 172 «Телекомунікації та радіотехніка»

Освітньо-професійна програма «Інтелектуальні технології радіоелектронної техніки»

ЗАТВЕРДЖУЮ

В.о.зав. кафедри

Андрій МОВЧАНЮК

« »_____2023 p.

ЗАВДАННЯ

на магістерську дисертацію студентки Скосаревої Анни Геннадіївни

1. Тема дисертації «Оптимізація друкованої плати контролера для зарядки електромобіля»

науковий керівник дисертації Сушко Ірина Олександрівна затверджені наказом по університету від «09» <u>листопада</u> 20<u>23</u> р. № 5206-с

2. Термін подання студентом дисертації <u>11 січня 2024 року</u>

3. Об'єкт дослідження: друкована плата контролера для зарядки електромобіля.

4. Вихідні дані: процесор STM32MP157CAA3, діапазон робочих температур °C: -20...+85, eMMc Flash 8Gb, DDR3L 16-bit 256Mb.

5. Перелік завдань, які потрібно розробити: Вступ, Аналіз ринку, Опис схем під'єднання, PCB Design, Цінова оптимізація.

6. Орієнтовний перелік графічного (ілюстративного) матеріалу: Габаритні розміри МХ-А70НМ30-ІХ21, презентація.

8. Дата видачі завдання <u>01 вересня 2023 року</u>

	Календарний пла	ип 	
N⁰	Назва етапів виконання	Термін виконання етапів	Примітка
3/П	магістерської дисертації	магістерської дисертації	r
1	Отримання теми магістерської дисертації	05.09.2023p.	
2	Розробка плану магістерської дисертації	10.09. 2023p.	
3	Початок збору інформації для дослідження	24.09.2023p.	
4	Аналіз ринку	05.10.2023p.	
5	Опис схем під'єднання	05.11.2023p.	
6	PCB Design	01.01.2024p.	
7	Цінова оптимізація	03.01.2024p.	
8	Оформлення магістерської дисертації	09.01.2024p.	

Календарний план

Студент

Науковий керівник

Ірина Сушко

Анна Скосарева



АНОТАЦІЯ

Дана магістерська дисертація складається з пояснювальної записки розміром у 69 сторінок, що містять у собі 60 ілюстрацій, 7 таблиць, 2 додатки та 33 посилання.

Мета даної дисертації — розробка аналогу чіпу QSMP-1570. Задля мінімізації змін в програмному забезпеченні приладу, процесор має бути STM32MP157CAA3, пам'ять DDR3L 16-bit 256Mb та eMMc Flash 8Gb. Діапазон робочих температур всіх обраних компонентів повинен бути не меншим за °C: -20...+85. У даній роботі був проведений огляд аналогів чіпу QSMP-1570, їх переваг та недоліків. Була розроблена схема-замінник чіпу QSMP-1570 та інтегрована в друковану плату існуючого проєкту. Був проведений ціновий аналіз схеми-заміннику.

Ключові слова: QSMP-1570, STM32MP157CAA3, PCB-Design, оптимізація, друкована плата.

					DE 21	16711	1 001				
Зм.	Лист	№ докум.	Підпис	Дата	PE-21Mn.40/444.001						
Розр	об.	Скосарева А.Г.			Ommunicania dammooguoï	Літ.	Арк.	Аркушів			
Пере	вірив.	Сушко І. О.			Оптимізація орукованої		4				
Реце	НЗ.				плати контролера для						
Н. Ко	онтр.					KΠI il	м. Ігоря С	Сікорського			
3ame	вердив.				зарядки електромобіля						

ANNOTATION

This master's thesis consists of an explanatory note of 69 pages, containing 60 illustrations, 7 tables, 2 appendices and 33 references.

The purpose of this thesis is to develop an analogue of the QSMP-1570 chip. In order to minimize changes in the software of the device, the processor should be STM32MP157CAA3, memory DDR3L 16-bit 256Mb and eMMc Flash 8Gb. The operating temperature range of all selected components must be at least °C: - 20...+85. In this work, a review of analogs of the QSMP-1570 chip, their advantages and disadvantages was carried out. A replacement circuit for the QSMP-1570 chip was developed and integrated into the printed circuit board of the existing project. A price analysis of the substitute scheme was carried out.

Keywords: QSMP-1570, STM32MP157CAA3, PCB-Design, optimization, printed circuit board.

				-									
					РЕ-21мп.467444.001								
Зм	Пист	№ докум.	Підпис	Дата	1 E-21,mil.407444.001								
Розро	б.	Скосарева А.Г.			Ομμιμίσαμία δηνκοραμοϊ	Літ.	Арк.	Аркушів					
Перев	ірив.	Сушко І. О.			Оптимізиція оруковиної		4						
Рецен	3.				плати контролера для								
Н. Контр.					1 1	КПІ ім	. Ігоря С	ікорського					
Затве	рдив.				зарядки електромобіля								

ПОЯСНЮВАЛЬНА ЗАПИСКА

ДО МАГІСТЕРСЬКОЇ ДИСЕРТАЦІЇ

За темою: «Оптимізація друкованої плати контролера для зарядки електромобіля»

КИЇВ 2024

3MICT

	Анотація 4										
		Annotation	•••••					5			
		Зміст	•••••					7			
	Перелік скорочень9										
	Вступ10										
	1 Аналіз ринку 12										
	1.1 Огляд аналогів ринку 12										
	1.1.1 QSMP-1570										
		1.1.2 C	C-ST-D	W69-	-ZM			14			
		1.1.3 O	SD32M	P157	C-512M-IAA			15			
		1.2 Висно	вок					17			
		2 Опис схем	під'єд	нанн	я			18			
		2.1 Висок	ошвидн	сісни	й зовнішній тактовий годинн	ик		18			
		2.2 Режим	и почат	ковоі	о завантаження			19			
		2.3 DDR3	L					21			
		2.3.1 O	птимізо	вана	за вартістю point-to-point тог	юлогія.		22			
		2.4 eMM0	C Flash.					24			
		2.5 Displa	v serial	inter	face			25			
		3 PCB Desig	m					27			
		3 1 Вибір	параме	TNIR	лрукованої плати згілно вимо	or ILCP	CB	27			
Зм.	Лист	№ докум.	Підпис	Дата	РЕ-21мп.4	467444	.001				
Розр	об.	Скосарева А.Г.			Оптимізація друкованої	Літ.	Арк.	Аркушів			
I lepe	вірив.	Сушко І. О.			, 17		1				
геце Н К∩	нз. нтп				плати контролера для	КПІ ім.	Ігоря С	корського			
3ame	вердив.				зарядки електромобіля			,			

3.2 Високошвидкісний зовнішній тактовий годинник	0
3.3 Режим початкового завантаження	1
3.4 DDR3L	2
3.4.1 Ширина доріжки 3	2
3.4.2 Ізоляція	5
3.4.3 Вирівнювання довжини	9
3.4.4 Живлення	2
3.5 eMMC Flash	3
3.6 Display serial interface	5
4 Цінова оптимізація 6	1
4.1 STM32MP157CAA36	1
4.2 DDR3L MT41K256M16TW-107 AUT:P	2
4.3 eMMC IS21ES08GA-JQLI-TR	3
4.4 Інші компоненти 6	4
4.4.1 ABM11W-24.0000MHZ-7-K1Z-T3	5
4.4.2 MMC-463F-32.768KHZ-T6	5
4.4.3 KPT-2012CGCK	6
4.4.4 BAT54SWT1G6	6
4.4.5 TPS65023RSBR	7
4.5 Загальний аналіз6	8
Висновки7	1
5 Перелік використаних джерел	2
Додаток А. Габаритні розміри МХ-А70НМ30-IX217	6
	1
	Арк

ПЕРЕЛІК СКОРОЧЕНЬ

SMD — Surface Mount Device

BGA — Ball grid array

VIP — Via In Pad

DDR — Double Data Rate

DSI — Display Serial Interface

SD Card — Secure Digital Memory Card

eMMC — Embedded Multimedia Memory Card

GND — Ground

VIA — Vertical Interconnect Access

PCB — Printed Circuit Board

TFBGA— Thin and Fine-Pitch Ball Grid Array

DNI — Do Not Insert

PMIC — Power Management Integrated Circuit

HSE — High-Speed External

A/C — Addresses/Commands

USB — Universal Serial Bus

DGND — Digital Ground

VREF — Voltage Reference

JLCPCB — JiaLiChuang (JLC) Printed Circuit Board (PCB)

VDD — Voltage Drain Drain

LFBGA — Low-Profile Fine-Pitch Ball Grid Array

В даній роботі буде виконано проектування друкованої плати контролера для зарядки електромобіля.

В останні роки на ринку напівпровідників можна спостерігати кризу. Термін «напівпровідникова криза» використовується для опису ситуації, коли виробнича потужність не в змозі задовольнити попит на напівпровідникові компоненти. Підприємства не можуть закупити необхідну кількість чіпів, і як наслідок: збільшення обсягів недопоставок виготовлених товарів та їх подорожчання [1]. «За даними досліджень, дефіцит мікросхем безпосередньо впливає на 169 галузей. Найбільш залежні – автомобільна та електронна промисловості» [2], — повідомляють Speka media. Загалом, криза напівпровідників була спричинена декількома факторами:

- Зростання попиту: пандемія COVID-19 призвела до збільшення попиту на пристрої, пов'язаними з дистанційною роботою, онлайн-комерцією та медициною.
- Геополітичні фактори: геополітичні конфлікти та санкції впливають на глобальні ланцюги постачання матеріалів та компонентів.
- 3. Глобальні обставини: пандемія COVID-19 призвела до обмеження виробництва та транспорту у різних частинах світу.

Наслідками кризи напівпровідників є суттєве зростання цін, затримки в поставках та зникнення певних компонентів з ринку.

Аби зменшити вплив кризи напівпровідників на виробництво, було прийнято рішення розробити власний контролер для зарядки електромобіля та інтегрувати його в існуючу друковану плату. Отриманий інтегрований контролер має замінити собою на вже існуючій платі управління контролер QSMP-1570 [3] від Ka-Ro electronics. Також слід зазначити, що наявні технологічні можливості вимушують розмістити всі електронні компоненти на одній стороні плати. Обов'язково використовувати ту саму модель

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001

процесору, що встановлена в QSMP-1570 зі збереженням PinOut задля мінімізування змін в програмному забезпеченні приладу. Отримана плата повинна бути 4х шаровою. При виборі компонентів орієнтуватися на мінімальну вартість при замовленні від 1 тис. шт., та максимальній робочій температурі не менше +85°C.

						Ap
					РЕ-21мп.467444.001	5
Зм.	Лист	№ докум.	Підпись	Дата		
-				H annar		,

1 АНАЛІЗ РИНКУ

1.1 Огляд аналогів ринку

На даний момент на ринку контролер QSMP-1570 відсутній. Вдалося знайти декілька його аналогів, частина з яких присутня на ринку, але не може бути використана в нашому випадку. Причини цього, та огляд знайдених аналогів разом з контролером QSMP-1570 наведено нижче.

1.1.1 QSMP-1570

Даний контролер зображений на рисунку 1.1.



Рисунок 1.1 — Контролер QSMP-1570 від Ка-Ro electronics [3]

Чіп відноситься до QS Family підкатегорії Computer-on-Modules. Містить в собі процесор серії STM32MP1 — STM32MP157C, 512 MB RAM, та 4GB еММС. Підтримує інтерфейси Ethernet, FD-CAN, I2C, MIPI-DSI, SAI, SPI, UART, USB. Граничні робочі температури: -40...+85 °C. Щодо габаритних розмірів: 27 мм квадрат та 2.3 мм загальної висоти. Встановлення на плату відбувається за рахунок 100 контактних площадок кроком в 1 мм на краях чіпу:

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001



Рисунок 1.2 — Габаритні розміри QSMP-1570 [3]

Ціни на даний контролер ще не були оновлені, так як він відсутній на ринку. Однак можна ознайомитися з цінами минулих поставок:

108	Distributor	SKU		Stock #	MOD.	Pkg Bulk Pricing	14	10 *	100 4	1,000 #	10,000
1	Mawatt (2)	251-QSMP-15	120	.0	3	EUR	65,030	33,830	01.630	85,620	65.8

						Арн
					РЕ-21мп.467444.001	7
Зм.	Лист	№ докум.	Підпись	Дата		

1.1.2 CC-ST-DW69-ZM



Даний компонент зображений на рисунку 1.4.

Рисунок 1.4 — Контролер СС-ST-DW69-ZM [5]

Виробником даного контролеру є фірма DIGI. Він відноситься до Digi ConnectCore MP1 system-on-module family. Містить в собі процесор STM32MP133C, що вже є неприйнятним для нас, так як прийдеться корегувати програмне забезпечення. Компонент підтримує реалізацію інтерфейсів I2C, UART, USART, SPI, SAI, CAN FD, USB 2.0 high-speed host + 1x USB 2.0 fullspeed OTG. Граничні робочі температури: -40...+85 °C. Щодо габаритних розмірів: 29 мм квадрат та 3 мм загальної висоти. Встановлення на плату відбувається за рахунок 76 зубчастих отворів по краям чіпу.

CC-ST-OWRD-ZM	\$ 75,000 PC due to the and allowing								
Authorized Distributors	241	Dock+	4000	1.0%	But Name	-14	18+	100+	10004
· Anni g	10 07 04 04 De	5			155	25844	25.010	25,681	25.60
· Introductoria of	GG-RD EWISE ZW				460	20430	73.490	15100	13.600
· Marter of	THE STORE OF STREET, MAN			114	1000	258.88	2488	23.845	18230

Рисунок 1.5 — Ціни на СС-ST-DW69-ZM [6]

Можемо бачити, що даний контролер наявний у кількості 5 шт. у Avnet. Ціна за 1 шт. при купівлі 1000 шт. при цьому складає 75.93 \$.

Зм.	Лист	№ докум.	Підпись	Дата

1.1.3 OSD32MP157C-512M-IAA

Даний контролер зображений на рисунку 1.6.



Рисунок 1.6 — Контролер OSD32MP157C-512M-IAA [7]

Виробником даного контролеру є Octavo Systems LLC. Він відноситься до серії OSD32MP15х. Містить в собі необхідний нам процесор STM32MP157C, і підтримує підключення всіх необхідних нам інтерфейсів. Граничні робочі температури: -40...+85 °C. Щодо габаритних розмірів: 18 мм квадрат та 2.4 мм загальної висоти. Встановлення на плату відбувається за рахунок 302 контактних площадок кроком в 1 мм на нижній стороні чіпу.

\$	OSD32MP157C-512 SoC APAR Const AVARM Conex & Constange Carls 300-Per IICA 8 55723	M-LAA	() Aliana a	Nati					
Price and Stock	-0								
Price and Stock	4 0 इस्र	Sinck #	M0.0	Peg	Talk Pricing	11	10.0	100 1	1,008
Price and Slock	1 0 910 1676-5002891175-5129-94-90	Stack #	M00	Ping	Rall Pricing	14	18 +	100 + 60.500	1.008
Price and Shoes Authorized Distributors Authorized Distributors Mathematical gr	(O SEU JERE COLLEGE TERE, STOP, MA NO OLE UTAMPLETENDAAA	theck = U2 U	MDD 1	Pag	Task Pricing USD USD	14 42130 52141	10.4 17338 17338	100 4 10220 51220	1.001

						Арк.
					PE-21mn.467444.001	0
Зм.	Лист	№ докум.	Підпись	Дата		9



Рисунок 1.8 — Габаритні розміри OSD32MP157C-512M-IAA [9]

Причина, по якій ми не можемо використовувати цей аналог замість QSMP-1570 помітна не одразу. Тип підключення даного чіпу — 302-BGA при розмірах 18 мм на 18 мм, що можна побачити на Рисунку 1.8. Там же присутня інформація щодо розмірів даного типу корпусу: простір між сусідніми контактними площадками 0.36 мм, та радіус однієї контактної площадки 0.32 мм. Враховуючи, що чіп містить 302 контактних площадки, а частина інтерфейсів потребує трасування з імпедансом та чітким дотриманням відстаней між сусідніми доріжками, навіть за умови використання технології Via In Pad(далі — VIP), трасування даного чіпу на 4х шаровій платі є

Зм	Пист	Ν∘ док∨м	Підпись	Лата
0111.	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	n = oonym.	THOMAGE	дити

надскладною задачею, що буде вимагати індивідуальний Layer Stack та надтонкі доріжки. Як наслідок – висока собівартість плати, що є недопустимим.

1.2 Висновок

Наявні на ринку аналоги частково відповідають необхідним вимогам, однак їх кількість не відповідає попиту виробництва. Так як технологічні можливості дозволяють виготовити друковану плату з інтегрованим у неї контролером, було прийнято рішення розробити власний аналог чіпу QSMP-1570.

					DE 21 467444.001					
					РЕ-21мп.467444.001	11				
Зм.	Лист	№ докум.	Підпись	Дата						

2 ОПИС СХЕМ ПІД'ЄДНАННЯ

Так як дана розробка була розпочата за замовленням підприємства і підпадає під корпоративну таємницю, в даній розробці будуть показані лише ті матеріали, які було дозволено висвітлити.

2.1 Високошвидкісний зовнішній тактовий годинник

Хоча процесор STM32MP157C і обладнаний внутрішнім тактовим генератором, для роботи таких зовнішніх інтерфейсів як DDR3L та USB потрібен зовнішній годинник, який потрібно підключити до контактів HSE.

Для даної серії процесору виробник рекомендує використати HSE кристал або генератор з частотою 24 МГц як основний зовнішній годинник.



Рисунок 2.1 — Рекомендована схема підключення НSE для обох варіантів (кристал та генератор) [10]

7	Oscillator	Crystal
X1	NZ2016SH 24 MHz	NX2016SA 24 MHz
21	10 ohms	
12	10 Kohms	-
23	(3 2)	0 ohm
24	1Kohm	
21	0.55	5.8 pF
22	121	5.8 pF
3	10 nF	

Рисунок 2.2 — Рекомендовані номінальні значення компонентів для схеми з

Рисунку 2.1 [10]

						Арк.
					РЕ-21мп.467444.001	12
Зм.	Лист	№ докум.	Підпись	Дата		12

Враховуючи, що зовнішній годинник необхідно розмістити якомога ближче до контактів HSE задля мінімізації спотворень сигналу, було прийнято рішення використати саме кристал HSE, так як його схема підключення має меншу кількість компонентів, і як наслідок, буде менше завад при подальшому трасуванні процесора.



Рисунок 2.3 — Кінцева схема підключення зовнішнього тактового кристалу

Під'єднання ліній PH0-OSC_IN та PH0-OSC_OUT відбувається до контактів процесору T1 та T2 відповідно.

2.2 Режим початкового завантаження

У пристроях серії STM32MP15х різні режими завантаження можна вибирати за допомогою контактів BOOT[2:0].

BOOT2	BOOT1	BOOTO	Initial boot mode	Comments
0	0	0	UART and USB ⁽¹⁾	Wait incoming connection on: – USART2/3/6 and UART4/5/7/8 on default pins – USB High-Speet device on OTG_HS_DP/DM pins ⁽²⁾
0	0	+	Serial NOR-Flash ⁽³⁾	Serial NOR-Flash on QUAD/SP(⁽⁵⁾
0	1	0	eMMC ^{Te(3)}	eMMC [™] on SDMMC2 (default) ⁽⁵⁾⁽⁶⁾
0	1	1	NAND-Flash ⁽³⁾	SLC NAND-Flash on FMC
1	0	O	Engineering/boot (No Flash bool)	Used to get debug access without boot from Flash ⁽⁴⁾
1	0	1	SD-Card ⁽³⁾	SD-Card on SDMMC1 (default) ⁽⁵⁾⁽⁶⁾
ŧ	1 [°]	0	UART and USB ⁽¹⁾⁽³⁾	Wait incoming connection on: – USART2/3/6 and UART4/5/7/8 on default pins – USB High-speed device on OTG_HS_DP/DM pins ⁽²⁾
1	1	1	Serial NAND-Flash ⁽³⁾	Serial NAND-Flash on QUADSP(5)

Рисунок 2.4 — Режими завантаження [10]

						Арк.
					PE-21mn.467444.001	12
Зм.	Лист	№ докум.	Підпись	Дата		13

Згідно рекомендацій виробника процесора, наведених на Рисунку 2.4, за замовчуванням завантажування краще виконувати з накопичувача пам'яті еММС або SD-Card. Хоча у чіпі QSMP-1570 в якості накопичувача пам'яті встановлена eMMC на 4 Gb, було прийнято рішення використовувати аналогічну пам'ять із більшим об'ємом — 8 Gb.

Таким чином, режим завантаження встановлюємо на еММС з можливим переключенням на USB вручну за рахунок замикання XS1.







Контакти ВООТ0 та ВООТ2 згідно Рисунку 2.4 мають бути підключені до низького рівня — DGND. Підключення буде виконано через pull-down резистори. Pull-up резистори також будуть присутні на цих контактах, однак будуть мати позначку DNI і монтуватися опціонально.



Рисунок 2.7 — Використана схема підключення контактів ВООТО та ВООТ2

2.3 DDR3L

DDR3 відрізняється від DDR3L лише іншою напругою живлення (1,5 В проти 1,35 В) і рівнем VREF (0,75 В проти 0,675 В). У чіпі QSMP-1570 використана DDR3L 16-bit 512Mb. В даній розробці будемо використовувати пам'ять DDR3L 16-bit 256Mb за запитом керівництва.

Структурна схема підключення пам'яті до процесору буде виглядати наступним чином:

					PI
Зм.	Лист	№ докум.	Підпись	Дата	



Рисунок 2.8 — Структурна схема підключення пам'яті до процесору

Як можна помітити, групи контактів для передачі даних Byte2 та Byte3 не використовуються. Вони існують для можливості підключення другої пам'яті, чого в даній роботі виконано не буде.

2.3.1 Оптимізована за вартістю point-to-point топологія

Технологія point-to-point означає:

- Підключення кожної Addresses/Commands (далі A/C) шини напряму, без термінації;
- Використання послідовно підключеного резистору 33 Ом для кожної А/С лінії;
- Сигнали CLK_N/CLK_Р термінуються диференційно за допомогою одного резистора 100 Ом;
- Шини даних підключаються напряму (16 data signals, 2 mask data signals, 2 differential clocks).
- На сигнал скидання DDR_RESETN встановлюється 1 pull-down резистор 10 кОм;
- Резистори на сигналі ZQ мають мати номінал 240 Ом (+/- 1%), і бути розміщені між контактними площадками та землею (1 зі сторони пам'яті та 1 зі сторони процесору);

					РЕ-21мп 467444 001
Зм.	Лист	№ докум.	Підпись	Дата	1 1 21,001

Арк.

• На сигнал вмикання внутрішніх схем та годинників DDR_CKE встановлюється 1 pull-down резистор 10 кОм.

Чіп QSMP-1570 та пам'ять DDR3L пов'язані між собою за допомогою 26 А/С ліній. Таким чином, дана технологія вимагає використання 26 резисторів 33 Ом. В рамках цінової оптимізації, дані резистори використовуватися не будуть. Підключення буде відбуватися напряму.



Рисунок 2.9 — Схема підключення DDR3L 16/32 bits до процесору [10]

На рисунку 2.9 наведена схема підключення пам'яті до процесору для варіанту одної DDR3L на 16 bit, та двох DDR3L на 16 bit (додаткова пам'ять, зв'язки та компоненти для її підключення позначено синім — ця частина реалізовуватися не буде).

Зм.	Лист	№ докум.	Підпись	Дата

2.4 eMMC Flash

Чіп QSMP-1570 має вбудовану пам'ять eMMC на 4 Гб. За запитом керівництва, пам'ять на новому контролері буде більшого об'єму – 8 Гб.

STM32MP15x	VDD		V _{cc} eMMC V _{ccq}
	(PC1) PE3	SDMMC2_CK	
	(PAQ) PG6	SDMMC2_CMD	CMD
	(PE6) PB14	SDMMC2_D0	DATO
	(PB7) PB15	SDMMC2_D1	DAT1
000000	PB3	SDMMC2_D2	DAT2
SDMMC2	PB4	SDMMC2_D3	DAT3
	(PB8, PE4) PA8	SDMMC2_D4	DAT4
	(PA15, PB9) PA9	SDMMC2_D5	DAT5
	(PC6) PE5	SDMMC2_D6	DATE
	(PC7) PD3	SDMMC2_D7 traces should be short with balanced length	DAT7

Рисунок 2.10 — Схема підключення eMMC Flash до процесору [10]

В рамках цінової оптимізації, 7 pull-up резисторів, підключених до ліній передачі даних (на Рисунку 2.10 позначені пунктиром) будуть виключені зі схеми.

Також слід зазначити, що для стабілізації живлення eMMC, на її контакти живлення будуть додані конденсатори:

Зм.	Лист	№ докум.	Підпись	Дата



Рисунок 2.11 — Живлення eMMC Flash

2.5 Display serial interface

Зарядний пристрій обладнаний сенсорним екраном, що означає необхідність його підключення для процесору. Загальна схема виглядає наступним чином:

Зм.	Лист	№ докум.	Підпись	Дата



Рисунок 2.12 — Схема підключення DSI [10]

Слід окремо відзначити, що підключення дисплею буде відбуватися через роз'єм на друкованій платі, що не показано на Рисунку 2.12.

З'єднання дисплею з роз'ємом буде відбуватися за рахунок інтегрованої у дисплей гнучкої друкованої плати, яка містить в собі компоненти для захисту від електростатичного розряду. По цій причині 2 діоди ECMF04-4HSWM10, які на схемі на Рисунку 2.12 встановлені для захисту від електростатичного розряду, використовуватися не будуть в рамках цінової оптимізації. Підключення DSI ліній буде відбуватися напряму від процесору до роз'єму.

					PE-21mn.467444.001	20				
Зм.	Лист	№ докум.	Підпись	Дата		20				

3 PCB DESIGN

3.1 Вибір параметрів друкованої плати згідно вимог JLCPCB

Виготовленням розробленої друкованої плати буде займатися китайський виробник JLCPCB. У зв'язку з цим, під час розробки потрібно дотримуватися наданих виробником технічних вимог [11]. Список мінімальних та максимальних можливостей JLCPCB для нашої конкретної задачі був перенесений в середовище розробки Altium Designer.

Слід окремо відмітити, що на сайті виробника у розділі «Можливості» не представлена інформація щодо технології Via In Pad, яка буде використовуватися при розробці. Однак після спілкування з виробником виявилося, що виготовлення такої плати для них не є проблемою.

Мінімальна ширина доріжки згідно вимог JLCPCB для 4х шарової друкованої плати складає 0.09 мм. Так як і пам'ять і процесор монтуються на друковану плату за допомогою BGA, а ширина доріжки напряму пов'язана з її імпедансом і товщиною шару металізації, слід приділити окрему увагу вибору стеку шарів плати.

Мінімальні відстані між BGA на друкованій платі має пам'ять DDR3L MT41K256M16TW-107 — 0.8 мм між центрами сусідніх контактних площадок. Діаметр однієї контактної площадки складає 0.4 мм, та додатково 0.05 мм ізоляції згідно вимог JLCPCB. Також слід врахувати, що відстань між контрактною площадкою та доріжкою має бути не менше 0.127 мм для різних сигналів — розділ «Зазор» на сайті JLCPCB.

Зм.	Лист	№ докум.	Підпись	Дата



No requirement	JLC04161H-7628	JLC04161H-3313	JLC04161H-1080
JLC04161H-7628A	JL004161H-76288	JLC04161H-3313A	JLC04161H-1080A
JLC04161H-2116A	JLC04161H-2116B	JLC04161H-2116C	
layer	Material Type	Thickness	
Layer	Copper	0.035mm	
Prepreg	331311	0.0994mm	
inner Layer	Copper	0.0152mm	
Core	Core	1.265mm	1.3mm (with copper
inner Layer	Copper	0.0152mm	
Prepreg	331311	0.0994mm	
Layer	Copper	0.035mm	

Рисунок 3.2 — JLCPCB Layer Stackup [11]

Після внесення мінімальних вимог в середовище Altium Designer, був вибраний набір шарів JLC04161H-3313. При виборі орієнтувалися на мінімальну ширину доріжки.

Підключення шарів буде відбуватися наступним чином:

- 1. Top layer DGND;
- 2. Inner layer 1 DGND;
- 3. Inner layer 2 DGND;
- 4. Bottom layer DGND.

Ситуаційно на більшості шарів будуть розведені окремі полігони живлення задля створення гарної розв'язки.

Зазвичай один із прихованих шарів 4х шарової друкованої плати заливають живленням: це дуже спрощує трасування, так як підключити живлення до компоненту стає можливим напряму через via. Однак цей варіант не буде реалізовуватися через необхідність живлення різною силою струму багатьох компонентів.

Зм.	Лист	№ докум.	Підпись	Дата

3.2 Високошвидкісний зовнішній тактовий годинник

В якості зовнішнього тактового годинника була обрана модель ABM11W-24.0000MHZ-7-K1Z-T3 [13]. Даний компонент має малі розміри 20x16 мм та здатний працювати у діапазоні температур -40...+125 °C.



Рисунок 3.3 — Трасування ABM11W-24.0000MHZ-7-К1Z-T3

На рисунку 3.3 розведені доріжки тактового годинника разом компонентами схеми підключення виділені білим кольором. Для підключення контакту PH0-OSC_OUT була використана технологія VIP.

						Арк
					РЕ-21мп.467444.001	24
Зм.	Лист	№ докум.	Підпись	Дата		24



3.3 Режим початкового завантаження

Рисунок 3.4 — Трасування компонентів режиму початкового завантаження У даній серії процесору контакти ВООТ 0, ВООТ1, ВООТ2 є контактами мікросхеми N3, N4, P4 відповідно.

						A
					РЕ-21мп.467444.001	2
Зм.	Лист	№ докум.	Підпись	Дата		2

На рисунку 3.4 розведені доріжки компонентів режиму початкового завантаження, які виділені білим кольором разом з самими компонентами. Живлення компонентів відбувається за рахунок підключення до VDD.

Конектор XS1 використовується для інсталяції програмного забезпечення приладу і не монтується на плату. Замість нього при першому запуску встановлюється перемичка, яка замикає контакти BOOT1 та DGND. Після цього пристрій переходить зі стандартного режиму завантаження з пам'яті у режим завантаження з USB, і виконується інсталяція. Після завантаження програмного забезпечення перемичка демонтується, а контакти ізолюють.

3.4 DDR3L

За запитом керівництва в даній роботі повинна бути використана пам'ять DDR3L 16-bit 256Mb. Для цього був обраний чіп MICRON MT41K256M16TW-107 AUT:P. Він має корпус TFBGA та монтується на друковану плату за допомогою 96 контактних площадок на нижній стороні корпусу.

Окремо зазначимо, що розмір контактних площадок на друкованій платі буде зменшений з рекомендованих 0.42 мм в діаметрі до 0.40 мм в діаметрі задля спрощення підключення пам'яті до процесору в процесі розведення з'єднань.

3.4.1 Ширина доріжки

Для початку перелічимо всі сигнали, з якими ми будемо працювати. Вони поділяються на два класи: сигнали передачі даних (Data) та сигнали адреса/команда (A/C). Сигнали виду Data поділяються на Byte 0 та Byte 1. Кожен клас містить в собі одиночні сигнали та диференційні пари [14].

Data Byte 0 сигнали:

- DQ[0:7];
- DQM0;
- DQS0_P та DQS0_N диференційна пара.

						Арк.
					РЕ-21мп.467444.001	26
Зм.	Лист	№ докум.	Підпись	Дата		20

Data Byte 1 сигнали:

- DQ[8:15];
- DQM1;
- DQS1_P та DQS1_N диференційна пара.

А/С сигнали:

- A[0:15];
- BA[0:2];
- CASN;
- CKE;
- CSN;
- ODT;
- RASN;
- WEN;
- CLK_N та CLK_P диференційна пара.

Всі перелічені сигнали потребують трасування з імпедансом. Згідно рекомендацій виробника процесору:

- 55 Ом ± 10% для одиночних ліній;
- 100 Ом ± 10% для диференційних ліній.

Імпеданс доріжки залежить від товщини шару металізації друкованої плати і може бути розрахований програмно в середовищі розробки Altium Designer. Згідно обраного набору шарів із пункту 3.1 для одиночної доріжки ми отримаємо такі дані:

Sec.		diam	Sec. 1	Salesia		Opper Owned.				inpa.		Desg-
Top Durnie:		Dearter										
Top Solder	tion facel.	Since Van		Caritilians.								
No School Inc.	Send Set	Rental Villen		ELECTRONIC .								
		and the second	i les	interes							-	
		Course 1		C.Stharph	11							
	1.1.144			11112-00			Section Sections		Littlev			
	and a	Contraction of Contra										
	10.00	10 () () ()	1.00				ST. T. SWITTEL				-DDM6	
	1821318			C. Million	112							
		and the set	Ass.	Gillines .		Antes -	E CLASSIC LES					
	the state of the s	a state of the set		100.000								
Barlow Kines	them bear	in these blacks		with the second								
Baran Baran Baran Deelap	dame People	County -		CONTRACTAL OF								
iniziai kawa Inizia Daelay	Рисунс	ок 3.5 -	— Шир	оина оді	иночн	ої доріжк	и з імп	еданс	ом 55	5 O1	М	
interio Darian	Рисунс	эк 3.5 -	— Шир	оина оди	иночн	ої доріжк	и з імп	еданс	ом 55	5 O1	M	
in eine Kinne In turk Dordag	Рисунс	ок 3.5 -	— Шир	оина оди	иночн	ої доріжк PE-2	си з імп 21мп.4	еданс 6744	ом 55 4.001	5 O1	M	

Як можемо бачити з Рисунку 3.6, ширина доріжки для Тор та Bottom layer буде складати 0.140 мм, а для прихованих шарів Inner layer — 0.105 мм.

Виконаємо аналогічний розрахунок для диференційної доріжки з опором 100 Ом:

	Rest of	Alastin	150	taight	Distance -	120	Generolanta.	ligi Mr	Botton Art	W=MIL	New Copie	Reptiling of	Ibera	- 444
	To Denie		Oreflay											
	The barrer	Tales Rest	Soliter Islam		ALTERNO									
			Subset Num											
			and the second se				theme is a second s							1001
		-	Aller and											
			all the second second				and the second se	M AL SALMARY		.0.111				FRIE_
		- 11 a C												
		10.000	2.74				Sec.	H. S. Henrick						FAIL-
1			P. Personal											
÷.			in an				A1810	St. Numerican						ABOT-
		Section 10	Barriss Prop.											
-	Rowsen Dynamic	Selection in	TORETAR		NOTETHING:	W								
	Rental Destay		Onelay											

Рисунок 3.6 — Ширина диференційної доріжки з імпедансом 100 Ом

Як можна бачити з Рисунку 3.7, ширина диференційної доріжки на шарах Тор та Bottom буде складати 0.115 мм, а на прихованих Inner layer — 0.078 мм. Тут слід зробити окреме уточнення: можливості виробника JLCPCB дозволяють виготовити доріжку не менше 0.09 мм для 4х шарової друкованої плати. Таким чином, розведення диференційних ліній з використанням прихованих шарів без порушення імпедансу є неможливим. Однак, виробник процесору рекомендує розташувати диференційні лінії на зовнішніх шарах, і у зв'язку з виявленим обмеженням, цих рекомендацій ми будемо обов'язково дотримуватися.

Присвоєння правил трасування з імпедансом до перелічених вище класів сигналів (тільки одиночні доріжки) у середовищі Altium Designer виглядає наступним чином:

Зм.	Лист	№ докум.	Підпись	Дата	



Рисунок 3.7 — Правила розведення одиночних доріжок

3.4.2 Ізоляція

Мінімальна відстань ізоляції повинна бути забезпечена навколо кожної лінії, щоб зменшити перехресні завади [15], що виникають у лінії зв'язку через наявність сигналу у сусідніх лініях передачі, глітчі [16] та джитери [17], спричинені сусідніми лініями.

Правило ізоляції S-3S виглядає наступним чином:



Якщо S є відстанню між трасою та її опорною площиною (площиною DGND на Inner layer 1 для трас верхнього рівня та площиною DGND на Inner layer 2 для трас нижнього шару), траса вважається ізольованою, якщо відстань між нею та сусідніми доріжками більше або дорівнює $3 \ge 3$.

Згідно обраного набору шарів на Рисунку 3.2, відстань S в нашому випадку буде дорівнювати 0.0994 мм. Таким чином, ізоляційна відстань між сусідніми доріжками 3S буде рівною 0.2982 мм (заокруглюємо до 0.298 мм).

Хочеться окремо зазначити, що правило S-3S не використовується під BGA (пам'ять та процесор) через обмеження розведення. У BGA будемо використовувати ізоляцію шириною 0.127 мм — мінімальна відстань між доріжкою і контактною площадкою різних сигналів згідно вимог JLCPCB.

Задання правил ізоляції в середовищі Altium Designer буде виглядати наступним чином:

						Арк	
					РЕ-21мп.467444.001	20	
Зм.	Лист	№ докум.	Підпись	Дата		30	
	ce_SingleDDR	Con	timent :	Unique ID	IFYLKHKP	Test	Querie
--	--	---	---	---	-----------------------	----------	--------
Where The Fir	st Object Mate	hes					
Custom Que	ary - InN	etClass('D	OR ByteOsi	') or InNe	tClass('	DR_AC')	
Query Hel	per						
Query Bul	kler						
Where The Se	cond Object M	atches					
Custom Que	ery - mot	(InDiffere	ntialPairC	lass('All	Different	ial	
Query Hel	Pai pe	rs'})					
Query Buil	kler :						
Constraints							
• Simple	erande	NVA	ore Pad to Pad o	dearances within	a footprint		
• Simple	erander Geerande	N/A	ore Pact to Pact t	dearances within	a footprint		
• Simple	Track	Advanced	ore Pad to Pad (TH Pad	dearances within Via	a foutprint Copper	Text	i
Simple Track SMD Pad	Track 0.127	Advanced SMD Pad	ore Paci to Pad (TH Paci	dearances within Via	a footprint Copper	Text	ĺ
Minit Minit Minit Simple Track SMD Pad TH Pad	Track 0,127 0,2	N/A Ign Advanced SMD Pad 0.127 0.33	ore Pact to Pact t TH Pact	dearances within Via	ə footprint Copper	Text	ĺ
Minit Minit Minit Simple Simple Track SMD Pad TH Pad Vie	Track 0.127 0.2 0.127	N/A Ign Advanced SMID Pad 0.127 0.33 0.127	ore Pact to Pact t TH Pact 0.5 0.5	dearances within Via 0.127	a footprint Copper	Text	ĺ
• Simple Track SMD Pad TH Pad Via Copper	Track 0,298 0,127 0,2 0,127 0,2	N/A Advanced SMD Pad 0.127 0.33 0.127 0.254	ore Pad to Pad (TH Pad 0.5 0.5 0.5	Gearances within Via 0.127 0.254	a foutprint Copper	Text	Î

Рисунок 3.9 — Правила ізоляції доріжок з'єднання пам'яті та процесору

Сигнали в диференційній парі повинні розводитися якомога ближче один до одного, тому правило S-3S між ними не діє. Будемо використовувати розраховану автоматично відстань ізоляції для диференційної пари імпедансом 100 Ом, що дорівнює 0.127 мм (Рисунок 3.6).

Зм.	Лист	№ докум.	Підпись	Дата

aboe. Durbunne	uting_ODR	Con	timent	Unique	ID MINIGP	DCNA Tes
Where The Okje	et Matches					
Custom Query	- InDi	fferentia	lPairCla	ss ('DITTE	DDR!)	
Operv Halper						
Distant Storman						
Goery Builder						
Constraints						
			The	e Values are A	plied to All La	ayers
	Min	Width Min	Gap	Preferred Wid	m Preferres	i Gap Max Wi
	N//	01	27mm			
Q			1		1	
<u></u>	6	1	1	-		
	0-		<u> </u>		_	_
0	0	ļ	1	-		==
O Max Uncoupled		term	-	e Use	Impedance Pr	ofile
Q O	Clength 12	70em	+	II Use	Impedance Pr	ofile
Q Mas Uncoupled	Dength 12	lem	+	₩ Use D1	Impedance Pr	ofile
Q Mas Uncoupled	Or a	teem	+	e Use D1	Impedance Pr	ofile
As Uncoupled	O s Lungth 12	7rem	1	H Use	ampedance Pr	ofie
Max Uncoupled	d Lungth 12.	7rem	Preformed G_	≓ Use D1 Max Wdth	Impedance Pr 00 Max Gap	ofile
Max Uncoupled	Allength 12.	7rem referred W F 0.115mm	T T Prefirmed G	₩ Use D1 Max Width 0.115mm	Impedance Pr 00 Mas Gap (127mm	ofile Name 1 - Top Layer
Max Uncoupled Max Uncoupled Max Width 0.115mm 0.079mm	Allength 12. Min Gap PR 0.127mm 0.127mm	7rem Referred W, F 0.115mm 0.079mm	Treferred G., 0.127mm 0.127mm	¥ Use D1 Max Width 0.115mm 0.079mm	Impedance Pr 00 Mas Gap 0.127mm 0.127mm	ofile Namie 1 - Top Layer 2 - Inner Laye

Рисунок 3.10 — Правила розведення диференційної пари

При заданні правил ізоляції під BGA використовується інструмент Rooms — обмеження території, на якій будуть працювати вказані правила. Територіями будуть площа під чіпом пам'яті та частина площі під чіпом процесору, до якої підключається пам'ять. Їм буде присвоєний такий набір правил ізоляції:

Зм.	Лист	№ докум.	Підпись	Дата

Name Clearan	DDRBGA	Conv	ment.	Unique ID	DODRRWV	Test Queries		
Where The Fir	st Object Match	Nes.						
Custom Que Query He Query Boi	wy = Wit) per	hinRoom ('R	om&DDR*)					
Where The Se	cond Object Ma	itches						
A								
Constraints								
Minimum Clearance M/A I genere Pad to Pad dearances within a footprint.								
	Track	SMD Pad	TH Pad	Va	Copper	Text		
Track SMD Part	0.127	0.127						
Via Copper	0.127 0.2	0.53 0.127 0.254	0.5 0.5	0.127	0.254			
Test Hole	0.15 0.127	0.15 0	0.15 0	0.15 0	0.15 0	0.15 0		

Рисунок 3.11 — Правила ізоляції під ВGА

3.4.3 Вирівнювання довжини

Сигнали однієї групи повинні мати однакові часи встановлення і утримання при надходженні до свого пункту призначення. У зв'язку з цим може знадобитися вирівнювання довжин доріжок, щоб відповідати цим часовим обмеженням. Необхідно врахувати весь шлях сигналу: від пам'яті до процесору, включаючи простір під компонентами та внутрішні довжини корпусів. Правило S-3S також застосовується. Щодо диференційних пар, вирівнювання всередині пари недопустимо. При вирівнюванні довжини виробник процесору рекомендує використовувати паттерн типу Тромбон:

						Арк.
					РЕ-21мп.467444.001	22
Зм.	Лист	№ докум.	Підпись	Дата		33



Рисунок 3.12 — Паттерни вирівнювання довжини Тромбон та Акордеон [18]

1. Правила трасування Data сигналів:

Даний клас сигналів рекомендовано розмістити на верхньому шарі металізації — Тор layer.

- Сигнали в диференційній парі DQS0_N та DQS0_P повинні бути рівними між собою;
- Довжини сигналів DQ[0:7] та DQM0 повинні відрізнятися від сигналів диференційної пари DQS0_N/DQS0_P не більше ніж на ±1.016 мм;
- Сигнали в диференційній парі DQS1_N та DQS1_P повинні бути рівними між собою;
- Довжини сигналів DQ[8:15] та DQM1 повинні відрізнятися від сигналів диференційної пари DQS1_N/DQS1_P не більше ніж на ±1.016 мм;
- Довжини диференційних пар DQS0_N/DQS0_P та DQS1_N/DQS1_P повинні бути в межах від 0 до 14.986 мм коротші, ніж довжина диференційної пари CLK_N / CLK_P (CLK_N / CLK_P мають бути найдовшими доріжками).
- 2. Правила трасування А/С сигналів:

Даний клас сигналів рекомендовано розмістити на нижньому шарі металізації — Bottom layer. Однак так як CLK_N / CLK_P потребують термінації резистором, а плата є односторонньою, частина даної диференційної пари буде розміщена на Top layer.

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001

- Довжини доріжок A[15:0], BA[2:0], RASN, CASN, WEN, CSN, CKE, ODT повинні відрізнятися від сигналів диференційної пари CLK_N/CLK_P не більше ніж на ±1.016 мм;
- Довжина CLK_N/CLK_P не повинна перевищувати 12 см;
- 3. ZQ сигнал:

Цей сигнал слід розміщувати так, щоб траса від контакту до опорного резистора була якомога коротшою.

4. Конденсатори зміни шарів:

Коли чутливий сигнал переміщується з верхнього шару плати на нижній (або навпаки), рекомендується розміщувати конденсатор ємністю 100 нФ якомога ближче до via. В рамках цінової оптимізації дані конденсатори використовуватися не будуть.

Таблиця 3.1 — Внутрішні довжини сигналів Data Byte 0 в корпусі STM32MP15XXAA [19]

	NET NAME	STM32MP15XXA LENGTH (mm)
	DQ0	6.69
	DQ1	6.23
	DQ2	5.71
	DQ3	6.41
Γ	DQ4	5.66
Byte 0	DQ5	5.31
	DQ6	6.78
	DQ7	4.96
	DQM0	6.05
	DQS0_P	6.84
	DQS0_N	6.01
Лист	№ докум.	Підпись Дата

Таблиця 3.2 — Внутрішні довжини сигналів Data Byte 1 в корпусі STM32MP15XXAA [19]

	NET NAME	STM32MP15XXAA LENGTH (mm)
	DQ8	7.71
	DQ9	5.82
	DQ10	6.08
	DQ11	5.49
	DQ12	6.51
Byte 1	DQ13	5.07
	DQ14	6.36
	DQ15	6.66
	DQM1	6.05
	DQS1_P	6.94
	DQS1_N	6.96

Таблиця 3.3 — Внутрішні довжини сигналів А/С в корпусі

STM32MP15XXAA [19]

№ докум.

Зм.

Лист

NET NAME	STM32MP15XXAA LENGTH (mm)
A0	4.64
A1	4.3
A2	4.58
A3	5.06
A4	6.21
A5	5.45
A6	7.12
Δ7	6.7

6.	.7					
		1			מ	

Дата

Підпись

РЕ-21мп.467444.001

NET NAME	STM32MP15XXAA LENGTH (mm)
A8	6.88
A9	4.11
A10	3.44
A11	4.83
A12	4.01
A13	6.17
A14	4.44
A15	4.1
BA0	5.56
BA1	4.87
BA2	5.47
CASN	7.48
СКЕ	5.79
CLK_N	6.02
CLK_P	5.38
CSN	3.84
ODT	5.5
RASN	4.55
WEN	5.6

Загальна довжина доріжки складається з внутрішньої довжини, що наведені у Таблицях 3.1, 3.2, 3.3, та розведеної довжини, що промальовується вручну. На першому етапі було виконано з'єднання контактів згідно вимог ізоляції та розташування по шарам без вирівнювання довжини. Таким чином була виявлена найдовша доріжка, після чого відносно її довжини були розраховані довжини всіх інших відносно правил вирівнювання.

					$DE 21_{100} A67/A/ 001$	Арк.
					РЕ-21мп.467444.001	
Зм.	Лист	№ докум.	Підпись	Дата		37

	NET NAME	STM32MP 15XXAA LENGTH (mm)	Needed length Data (mm)	TOTAL LENGT H (mm)	DELTA WITH ((DQSn_P+D QSn_N)/2) MAX: +/- 1.016 mm	DELTA WITH ((CLK_P+ CLK_N)/2) : from -15 to 0 mm
	DQ0	6.69	34.684	41.374	-1.016	
	DQ1	6.23	35.144	41.374	-1.016	
	DQ2	5.71	35.664	41.374	-1.016	
	DQ3	6.41	34.964	41.374	-1.016	
Duto	DQ4	5.66	35.714	41.374	-1.016	
Буle	DQ5	5.31	36.064	41.374	-1.016	
0	DQ6	6.78	34.594	41.374	-1.016	
	DQ7	4.96	38.436	43.396	1.006	
	DQM0	6.05	37.341	43.391	1.001	
	DQS0_P	6.84	35.55	42.39		2 502
	DQS0_N	6.01	36.38	42.39		-2.302
	DQ8	7.71	33.664	41.374	-1.016	
	DQ9	5.82	35.554	41.374	-1.016	
	DQ10	6.08	35.294	41.374	-1.016	
	DQ11	5.49	35.884	41.374	-1.016	
Byte	DQ12	6.51	34.864	41.374	-1.016	
1	DQ13	5.07	36.304	41.374	-1.016	
	DQ14	6.36	35.014	41.374	-1.016	
	DQ15	6.66	34.714	41.374	-1.016	
	DOM1	6.05	35.324	41.374	-1.016	1

Таблиця 3.4 — Вирівнювання Data сигналів

NET NAME	STM32MP 15XXAA LENGTH (mm)	Needed length Data (mm)	TOTAL LENGT H (mm)	DELTA WITH ((DQSn_P+D QSn_N)/2) MAX: +/- 1.016 mm	DELTA WITH ((CLK_P+ CLK_N)/2) : from -15 to 0 mm
DQS1_P	6.94	35.45	42.39		-2 582
DQS1_N	6.96	35.43	42.39		2.302

Найдовшою доріжкою виявилася DQ7, далі — DQM0. Так як різниця між диференційною парою DQS0_N/DQS0_P даних двох доріжок повинна бути не більше ніж ±1.016 мм, від довжини DQ7 було віднято значення 1.006 мм щоб отримати задовільне значення доріжок диференційних пар DQS0_N/DQS0_P та DQS1_N/DQS1_P. Аби отримати мінімальні задовільні значення всіх інших Data сигналів, від довжини диференційних пар було віднято граничне значення 1.016 мм та значення довжини доріжки всередині корпусу для кожного сигналу окремо (STM32MP15XXAA LENGTH (mm)). Таким чином ми вирівняли всі доріжки по мінімально можливій довжині у 41.374 мм, окрім DQ7 та DQM0.

Needed length Data (mm) = $\frac{DQS_P + DQS_N(mm)}{2} - 1.016mm -$ - STM32MP15XXAA LENGTH (mm) (3.1)

У формулі 3.1:

- Needed length Data (mm) довжина доріжки, яка повинна бути розведена вручну;
- DQS_P та DQS_N (mm) диференційна пара тієї групи Вуtе, до

якої належить доріжка;

						Арк.		
					РЕ-21мп.467444.001	20		
Зм.	Лист	№ докум.	Підпись	Дата	1 1 21,000 111.001			

STM32MP15XXAA LENGTH (mm) — довжина доріжки всередині корпусу.

Отримані значення необхідних для розведення довжин сигналів Data можна побачити у Таблиці 3.4 (Needed length Data (mm)).

NET NAME	STM32MP15XXAA LENGTH (mm)	Needed length A/C (mm)	TOTAL LENGTH (mm)	DELTA WITH ((CLK_P+CLK_N)/2) from -1.016 to 0 mr
A0	4.64	39.316	43.956	-1.016
A1	4.3	39.656	43.956	-1.016
A2	4.58	39.376	43.956	-1.016
A3	5.06	38.896	43.956	-1.016
A4	6.21	37.746	43.956	-1.016
A5	5.45	38.506	43.956	-1.016
A6	7.12	36.836	43.956	-1.016
A7	6.7	37.256	43.956	-1.016
A8	6.88	37.076	43.956	-1.016
A9	4.11	39.846	43.956	-1.016
A10	3.44	40.516	43.956	-1.016
A11	4.83	39.126	43.956	-1.016
A12	4.01	39.946	43.956	-1.016
A13	6.17	37.786	43.956	-1.016
A14	4.44	39.516	43.956	-1.016
A15	4.1	39.856	43.956	-1.016
BA0	5.56	38.396	43.956	-1.016
BA1	4.87	39.086	43.956	-1.016
B 1 2	5 47	38.486	43.956	-1.016

Таблиця 3.5 — Вирівнювання А/С сигналів

NET NAME	STM32MP15XXAA LENGTH (mm)	Needed length A/C (mm)	TOTAL LENGTH (mm)	DELTA WITH ((CLK_P+CLK_N)/2): from -1.016 to 0 mm
CASN	7.48	36.476	43.956	-1.016
СКЕ	5.79	38.166	43.956	-1.016
CLK_N	6.02	38.952	44.972	
CLK_P	5.38	39.592	44.972	
CSN	3.84	40.116	43.956	-1.016
ODT	5.5	38.456	43.956	-1.016
RASN	4.55	39.406	43.956	-1.016
WEN	5.6	38.356	43.956	-1.016

При вирівнюванні A/C сигналів найдовшу довжину має диференційна пара CLK_N/CLK_P. Різниця довжини між даною диференційною парою та парами DQS0_N/DQS0_P та DQS1_N/DQS1_P складає -2.582 мм (Таблиця 3.4), що задовольняє правилам. Довжини всіх A/C розраховувалися як різниця довжини CLK_N/CLK_P та граничного значення 1.016 і значення довжини доріжки всередині корпусу для кожного сигналу окремо.

Needed length A/C (mm) = $\frac{CLK_N+CLK_P(mm)}{2} - 1.016mm -$ - STM32MP15XXAA LENGTH (mm)

У формулі 3.2:

- Needed length A/C (mm) довжина доріжки, яка повинна бути розведена вручну;
- CLK_N та CLK_P (mm) диференційна пара всіх А/С ліній;
- STM32MP15XXAA LENGTH (mm) довжина доріжки всередині корпусу.

						Арк.
					РЕ-21мп.467444.001	11
Зм.	Лист	№ докум.	Підпись	Дата		41

(3.2)

Отримані значення довжин сигналів А/С можна побачити у Таблиці 3.5. Всі отримані значення були внесені в середовище розробки Altium Designer як окремі правила для кожної з доріжок. Приклад можна побачити на Рисунку 3.17.



Рисунок 3.13 — Задання обмежень по довжині сигналу DQ0

					Γ
Зм.	Лист	№ докум.	Підпись	Дата	

РЕ-21мп.467444.001



Рисунок 3.14 — Підключення сигналів Data на Top layer

На Рисунку 3.14 наведено підключення сигналів класу Data згідно всіх перелічених у розділі вимог та розрахунків. Зеленим виділені сигнали групи Byte 0, синім — Byte 1. Білим виділено диференційні пари DQS0_N/DQS0_P та DQS1_N/DQS1_P.

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001



Рисунок 3.15 — Підключення сигналів А/С на Bottom layer

На Рисунку 3.15 наведено підключення сигналів класу А/С згідно всіх перелічених у розділі вимог та розрахунків. Всі сигнали даної групи виділені рожевим за виключенням диференційної пари CLK_N/CLK_P, що виділена білим.

Зм.	Лист	№ докум.	Підпись	Дата



Рисунок 3.16 — Диференційна пара CLK_N/CLK_P

На Рисунку 3.16 наведено розведення диференційної пари CLK_N/CLK_P. Синьо-білим виділена частина ліній, що з'єднує пам'ять з процесором. Червоно-білим виділені частини ліній, що були розведені на Тор layer заради термінації резистором R174.



Рисунок 3.17 — Розведення лінії ZQ

На Рисунку 3.17 показано розведення лінії ZQ згідно вимоги мінімальної довжини. Загальна довжина даної лінії складає 1.343 мм.

						Арк.	
					РЕ-21мп.467444.001	15	
Зм.	Лист	№ докум.	Підпись	Дата			

3.4.4 Живлення

Пам'ять DDR3L на платі має окреме живлення в 1.35 В під назвою VDD_DDR, яке розведене за допомогою полігону. Полігон пролягає на другому прихованому шарі Inner layer 2 та охоплює пам'ять, частину процесору до якої підключається пам'ять та частину схеми, що генерує дане живлення.



Рисунок 3.18 — Полігон VDD_DDR

На Рисунку 3.18 показаний полігон живлення в 1.35 В, де U5 — пам'ять MICRON MT41K256M16TW-107 AUT:P, а U1 — процесор STM32MP157CAA3. Живлення відбувається за рахунок підключення до полігону через via. Сам полігон підключений до живлення також через via.

Зм.	Лист	№ докум.	Підпись	Дата	

52

Арк. **46**

3.5 eMMC Flash

В якості пам'яті eMMC була вибрана пам'ять IS21ES08GA-JQLI-TR на 8Гб. Габаритні розміри даної пам'яті можна побачити на Рисунку 3.19.



Рисунок 3.19 — Габаритні розміри eMMC IS21ES08GA-JQLI-TR [20]

Підключення даної пам'яті відбувається за рахунок 100 контактних площадок на нижній стороні корпусу. Ця мікросхема не потребує окремого виду живлення і може бути підключена до загального живлення плати VDD розміром у 3.3 В. Трасування з імпедансом також не потрібне.

Перелічимо сигнали, що потрібно підключити:

- eMMC_SDIO2_D[0..7] шина передачі даних;
- eMMC_RSTn;
- eMMC_SDIO2_CK;
- eMMC_SDIO2_CMD.

З усіх перелічених сигналів, вимоги по трасуванню є лише до сигналів шини даних. Різниця між довжинами доріжок даної групи

					РЕ-21мп.467444.0
Зм.	Лист	№ докум.	Підпись	Дата	

Арк.

повинна не перевищувати 1.78 мм. Розрахунок як з DDR3L в даному випадку не потрібен.

Name	Length_SDM	MC1	Com	ment	Unique ID
When	e The Object	Matches			
Net	Class	- eMMC_S	DIO2_D[07]	-	
Const	raints				
	Length Units		© Dela	y Units	
	•]]	6		Minimum	36.609mm
	*	_	Ļ	Maximum	38.389mm

Рисунок 3.20 — Правило вирівнювання шини даних eMMC в Altium Designer Після проведення вирівнювання був отриманий результат, який можна побачити на Рисунку 3.21 під назвою Routed Length:

*	Name	*	Node	Si	To	Routed Length
	eMMC_SDIO2_D0		3	n/a	0	37.261
	eMMC_SDIO2_D1		2	37.	0	37.115
	eMMC_SDIO2_D2		2	37.4	0	37.499
	eMMC_SDIO2_D3		2	37.	0	37.672
	eMMC_SDIO2_D4		2	37.4	0	37.499
	eMMC_SDIO2_D5		2	37.	0	37.395
	eMMC_SDIO2_D6		2	37.4	0	37.928
	eMMC_SDIO2_D7		2	37.	0	37.342

Рисунок 3.21 — Довжини доріжок шини даних еММС

						Арк
					РЕ-21мп.467444.001	10
Зм.	Лист	№ докум.	Підпись	Дата		40



Рисунок 3.22 — Підключення сигналів eMMC Flash

На Рисунку 3.22 наведено підключені сигнали eMMC Flash. Білим виділено шину даних eMMC_SDIO2_D[0..7], а жовтим — eMMC_RSTn, eMMC_SDIO2_CK, eMMC_SDIO2_CMD.

3.6 Display serial interface

Підключення DSI полягає у розведенні трьох диференційних пар від процесору до роз'єму підключення екрану, які потребують трасування з імпедансом та вирівнювання довжини. Перелічимо дані сигнали:

- DSI_CK_P та DSI_CK_N;
- DSI_D0_Р та DSI_D0_N;
- DSI_D1_P та DSI_D1_N.

Перелічимо правила трасування даної групи доріжок:

1. Імпеданс диференційної пари має складати 100 Ом.

Зм.	Лист	№ докум.	Підпись	Дата

- Різниця довжин всередині диференційної пари має бути не більше ±0.127 мм зі включенням у розрахунок довжин всередині корпусу. Бажано, аби дана різниця була рівна нулю, що ми і зробимо.
- 3. Різниця довжин між диференційними парами повинна бути не більше ±5.08 мм.
- 4. Максимальна довжина лінії, включаючи довжину шлейфу екрану та внутрішню довжину в корпусі, повинна складати не більше 203 мм.
- 5. Максимальна кількість via на лінію 2.
- Правило ізоляції S-3S застосовується між диференційними парами та до кожного іншого сигналу. Під BGA допускається використання ізоляції в 1S.

	TFB	GA257	LFB	GA354	TFB	GA361	LFB	GA448
Pin name	(10 x 10 p	itch 0.5 mm)	(16 x 16 p	itch 0.8 mm)	(12 x 12 p	itch 0.5 mm)	(18 x 18 p	itch 0.8 mm)
	Ball position	Length difference	Ball position	Length difference	Ball position	Length difference	Ball position	Length difference
DSI_CKN	B12	205	A14		A16	490 µm	A16	867 µm
DSI_CKP	A12	-505 µm	B14	622 µm	B16		B16	
DSI_DON	C12		A13		B15		A15	791 µm
DSI_DOP	B11	-736 µm	B13	781 µm	C15	514 µm	B15	
DSI_D1N	B13	22200	A15	12030204	A17		A17	0.232270.55
DSI_D1P	A13	-507 µm	B15	804 µm	B17	505 µm	B17	/85 µm

Рисунок 3.23 — Значення вирівнювання довжин в корпусі для DSI [10]

							Арк.
						РЕ-21мп.467444.001	50
3	3м.	Лист	№ докум.	Підпись	Дата		50



Рисунок 3.24 — Приклад трасування DSI для корпусу з кроком кульки 0.8 мм [10]

З Рисунку 3.23 нас цікавить корпус LFBGA448 та значення всередині даного корпусу. На Рисунку 3.24 наведений ілюстративний приклад реалізації значень з Рисунку 3.23. Таким чином, можна зробити висновок, що доріжка DSI_CK_N буде довша за доріжку DSI_CK_P на 867 мкм. З цього виходить, що доріжка DSI_CK_P має бути розведена довшою на дане значення, аби різниця довжин всередині диференційної пари стала рівна нулю. Аналогічно і з іншими диференційними парами.

Довжина шлейфу складає 63.95 мм (Додаток А). Таким чином, довжина лінії не повинна перевищувати 139.05 мм.

Як вже було визначено в розділі 3.4 DDR3L, ширина доріжки диференційної пари на шарах Тор та Bottom буде складати 0.115 мм. Розведення даної групи доріжок буде відбуватися на Bottom layer. Кожна доріжка буде містити 2 via: перший під процесором при переході на Bottom layer, другий біля конектору екрану при переході на Top layer.

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001

Net name	Ball position	DSI package length matching values	Signal lenght	Total length	Length matching within a pair	Average within a pair	Length matching between pairs
DSI_CKN	A16	0.867	77.709	78.576	0		
DSI_CKP	B16	0	78.584	78.576	0	78.576	
DSI_D0N	A15	0.791	79.625	80.416	0		
DSI_D0P	B15	0	80.416	80.416	0	80.416	3.036
DSI_D1N	A17	0.785	80.827	81.612	0		
DSI_D1P	B17	0	81.612	81.612	0	81.612	

Таблиця 3.6 — Вирівнювання довжини DSI

Принцип вирівнювання досить простий: розводимо всі диференційні пари згідно вимог ізоляції і вносимо дані в стовпець таблиці 3.6 під назвою Signal length. Додаємо до даного стовпця значення з DSI package length matching values і найбільше значення всередині кожної пари вносимо у стовпець Total length. Це буде довжина вирівнювання. Таким чином, всередині диференційних пар DSI_D вирівнювання буде відбуватися по доріжкам P, а всередині DSI_CK по доріжці N.

Як можна бачити з Таблиці 3.6 стовпця Length matching between pairs, різниця довжин між найдовшою та найкоротшою диференційними парами складає 3.036 мм, що входить у діапазон ±5.08 мм.

Зм.	Лист	№ докум.	Підпись	Дата	



Лист

Зм.

Підпись Дата



Рисунок 3.26 — Розведення DSI ліній на шарі Тор DSI лінії на Рисунках 3.25 та 3.26 виділені білим кольором.

Хочеться окремо наголосити, що в даній роботі окрім того, що було висвітлено, була виконана ще велика частина роботи: розведення USB та LAN, що також потребують вирівнювання довжини та трасування з імпедансом; розведення полігонів живлення процесору від мікросхеми PMIC; розрахунок резистору підсвітки дисплею; розведення сигналів головного шлейфу, який забезпечує зв'язок між силовою платою приладу та контролером, і багато всього іншого.

Нажаль, через обмеження у вигляді комерційної таємниці, креслення навіть до висвітленої частини надані не будуть.

Зм.	Лист	№ докум.	Підпись	Дата	

РЕ-21мп.467444.001

Арк. 54

4 ЦІНОВА ОПТИМІЗАЦІЯ

Як було показано у розділі «Огляд аналогів ринку», ціна на процесор QSMP-1570, аналог якого був розроблений в даній роботі, складає 65.63 євро при тому, що компонент все ще відсутній в наявності [21]. Найкоштовнішими компонентами в даній розробці є процесор STM32MP157CAA3, пам'ять DDR3L MT41K256M16TW-107 AUT:Р та пам'ять eMMC IS21ES08GA-JQLI-TR.

4.1 STM32MP157CAA3

Найнижча ціна на даний процесор за 1000 штук серед наявних варіантів на ринку складає 12.285 євро за штуку у постачальників Vertical та Arrow Electronics:

	STMicro STM32 Monutors Ution Sur	electronics MP157CAA3 €13 auer Duel Dane Ann Canlex-A hace Mount Tray	3.075 47 MSC 32-86 6554840 44	a Pin								
	MOB OF BOA	Distances (11)	Manufacturer Page	() o	ND MO	6619						
	Distributor	SKU	Stock 2	MOO	Pla	Bulli Pricing	11	1D ±	100 ±	1,000 ±	10,000 z	Updated
	Dratter at	497-E1M32MP157	CAA3-NO 589	1	Trity	3109	18.570	16.939	94485	33,799	33,799	-rhe
	Maximi 12	\$11:\$TM32WF157	192 EAA3	- 1	Tray	₹UH	18.720	17,270	14,750	12.010	12,010	21m
	Sector of	STM 324PT57CAA	2 10	Ē		11131 *	34142*	10.751	11.3379	12.285*	12.281*	100
•	Arrow Electronics of	ETM32MPIE7CAA	a E0	É		EUR*	18142*	16.7511	14,337*	12.285*	12.265*	216
	Easter of	8262507	299	- 1		EUN .	10.121	16,710	11290	9739	17,730	91.

Рисунок 4.1 — Ціни на STM32MP157CAA3 [22]

Також можна ознайомитися з динамікою доступності даного компоненту на ринку від сайту Octopart:

						Арк.
					РЕ-21мп.467444.001	55
Зм.	Лист	№ докум.	Підпись	Дата		55



Рисунок 4.2 — Графік запасів STM32MP157CAA3 на ринку [23]

Наведений на Рисунку 4.2 графік ілюструє кількість доступних для купівлі процесорів на ринку за останній рік. Можна побачити, що з січня по грудень ця кількість збільшилася на 59.32 %, що є для нас позитивним показником враховуючи головну причину існування даної розробки: відсутність QSMP-1570 на ринку.

4.2 DDR3L MT41K256M16TW-107 AUT:P

Найнижча ціна на дану пам'ять за 1000 штук серед наявних варіантів на ринку складає 6.26 євро за штуку у постачальника Mouser:

E AND IN BOM	C Ostesneet	CAD Meanin									
Distributor	SKU		Stock 4	MOQ	Рка	Bulk Pricing	11	10.9	100 *	1,000 +	10,000
Moseer of	340-30665	2-REEL	2,454		Tape & Reel	EUR	8,730	0.049	2000	0.200	0.010
Astart 16	MT41K2568 TB	ANTW-107 AUT P	0	26		EUH+					5.952
Doe Stor Deutre of	MT4162568	ASETW-ND7 ALT:P	50			ELR *	9.2892	9.269*	9.299*	9,2092	9.289
fix.Minu Inchaology	07 1B	ALCON 107 AUT R	6.313			EUR.*	10.920-	10.202*	9.710*	0.649*	8.949
Ри	сунок 43	— Піни н	a MT	41K	(256M	16TW	-107 A	AUT-I	P [24]	1	
1 11	cynor n.s	циии	u 1 11 1	1113	230101	101 //	1071	10 1 .1]	



Динаміка доступності даного компоненту на ринку від Octopart за останній рік:

Рисунок 4.4 — Графік запасів МТ41К256М16TW-107 AUT:Р [25]

Як можна побачити з Рисунку 4.4, графік доступності даного компоненту на ринку є від'ємним і складає -48.73%. Цей показник не є критичним, так як пам'ять на відміну від процесору STM32MP157CAA3 може бути замінена на будь-яку іншу в тому самому корпусі, кількістю контактних площадок та конфігурацією без необхідності змін в РСВ-дизайні.

4.3 eMMC IS21ES08GA-JQLI-TR

Найнижча ціна на дану пам'ять за 1000 штук серед наявних варіантів на ринку складає 5.85 євро за штуку у постачальника Mouser:

	×		ISI 121ES08GA 16, 100 Rel Form 21E50804-JQL	-JQLI-TR , 1.3% Roms, T&r 18	C 5.729	i Galution (test)	2									
		Add to 90														
	Dist	ribuler		510J		Stock #	NOD	Pag	Balk Pricing	11	10.0	100.8	1,000 0	10,000 0		
ł	12596	501 ES	×.,	706-152165080	H-JOLI-TROT-N	0 1085	N.	Out Tape	BJIH	8.0.02	7,359	6,443	5.242	5.942		
	 Mos 	ant id		870-152155080	TURKS	950	.t.	Tapa & Real	EUR.	3,150	7,530	6,520	5.890	3,850		
	Arts	11 12		SETTESORGA-JC	ALL TR	-	16		EUH *				5.2252	16.0001		
			Ри	сунок 4	.5 — Ці	іни на	IS21	1ES080	GA-JQL	J-TR	R [26]				
						РЕ-21мп.467444.001										
ι.	Лист	Nº	докум.	Підпись	Дата											

Динаміка доступності даного компоненту на ринку від Octopart за останній рік:

Рисунок 4.6 — Графік запасів IS21ES08GA-JQLI-TR [27]

З даного графіку можна зробити висновок, що даний компонент має досить великий попит і закуповується споживачами великими партіями. Однак виробник пам'яті намагається задовільнити попит і ріст доступності компоненту на ринку є позитивним.

4.4 Інші компоненти

Загалом, в схемі-заміннику QSMP-1570, окрім наведених вище трьох компонентів, задіяно 49 резисторів, 78 конденсаторів, 4 індуктивності, 2 кварци, 3 діоди та одна мікросхема керування живлення РМІС.

В схемі використані резистори та конденсатори поверхневого монтажу, ціни на які варіюються від 0.001 євро за штуку при купівлі від 1000 штук до 0.02 євро. Розрахунок для кожного окремого компоненту в даному випадку проводитися не буде, так як на кінцевий результат це майже не вплине. Ціною за штуку для одного резистора або конденсатора буде взято найгірше значення

-	_			_
Зм.	Jlucm	№ докум.	I ІІдпись	Цата
		,		

у 0.02 євро. Таким чином, загальна вартість всіх резисторів та конденсаторів схеми буде складати 2.54 євро.

Ціни на використані індуктивості варіюються від 0.049 євро за штуку при купівлі від 1000 штук до 0.069 євро. Як і в випадку з резисторами та конденсаторами, для розрахунків буде взято найгіршу ціну у 0.069 євро. Таким чином, вартість індуктивностей на схемі-заміннику буде складати 0.276 євро.

Розглянемо ціни на інші компоненти. Розглядати графіки запасів на них не має сенсу, так як вони всі, окрім мікросхеми РМІС, можуть бути без жодних втрат замінені на аналоги, котрих досить багато.

4.4.1 ABM11W-24.0000MHZ-7-K1Z-T3

Найнижча ціна на даний кварц за 1000 штук серед наявних варіантів на ринку складає 0.402 євро за штуку у постачальника Mouser:

	Abracon ABM11W-24.0000MHZ-7-K1Z-T3 € 0.498 Fundarienza Active Roles Compliant MHz Crystal Crystal Table 0.030 0.50mm -400-1250 1000mm												
	Add to BOM	B 🕬	action1	E Manufactaria N	-	CA1	Models						
	Distributor		SKU		Stock #	M00	Pkg	Bulk Pricing	18	10 a	100 8	1,000 #	10,000 #
	DINKEY OF	100	135-1383	3-T-ND	116	1	Cut Tope	EUR*	0.717*	0.6337	0.523*	0.413*	0.411*
۵	Mouser pt		\$15-11W2	4-78121	4.338		Tape & Reel	EUR	0.685	0.581	0.610	0.402	0.365
۵	Autor of		ABATTINE	24.0000MHZ-7-K1Z-T3	2	36		ELR*					0.3451
	Satur Destronica (2		ADMITH	24.0000MHz-7-K12-13	2	36	Tape & Real	ELR*					0.3441
	Master Electronics of		ABAILTINE	24.00004942-7-412-13	0	750		10.00				0.899*	0.343*

Рисунок 4.7 — Ціни на АВМ11W-24.0000MHZ-7-К1Z-ТЗ [28]

На схемі даний кварц задіяний у кількості 1 шт.

4.4.2 MMC-463F-32.768KHZ-T

Найнижча ціна на даний кварц за 1000 штук серед наявних варіантів на ринку складає 0.387 євро за штуку у постачальника Farnell:

Зм.	Лист	№ докум.	Підпись	Дата

1	NMD Compon	ents										(
Ĩ.		tine t	PL & 7 X 3.7 Win Kuns Compliant. Nat	Ment MMC	MOQ	Pag	Balk Pricing	11	10 ÷	100 3	1,000 1	10,000 7
۰	Division of	100	2775-MMC-4637-32.768KHZ- TCT-ND	128.917	3	Cur. Yapo	1000	0.841	0.741	0.652	0.483	0.483
	Ba og	-36	21920708	11.522	10		EUR			0.430	0.425	6.416
•	Otilinecomochemis.com (cf		MMC-403F-22,708042-1	12 200	508	Buk	EUR*				0.4754	0.420*
	Mazar Electronics (#		MMC-1839-327688H2-1	12:000	500		EUR*				0.471*	0.422*
	famel g	36	3373002	579	5	Tops & Reel	ERS		0.425	0.414	0.267	0.054

Рисунок 4.8 — Ціни на ММС-463F-32.768КНZ-Т [29]

На схемі даний кварц задіяний у кількості 1 шт.

4.4.3 KPT-2012CGCK

Найнижча ціна на даний діод за 1000 штук серед наявних варіантів на ринку складає 0.1 євро за штуку у постачальника RS:

Kingbri KPT-2 LEI, SMD	ight 1012CGCI 3, 0405, green	K LSTOINE, 2010 50 Poet TOP C	mid, 120°, KPT	аласоск							
Distitutor		SKU	Stock #	MOQ	Pkg	Bulk Pricing	10	10 #	100 #	1,000 *	10,000 #
82 22	30	8610172P	2.000	50		EUR .			0.129	0.100	0300
Aztech pr		KPT-20120804	252			ELJH *	0.404*	0.404*	0.404*	0.404*	0.004*
Vinical Id		KPT-2012COCH	37,000	28		EUR+					0.101+
Arrow Electronics of		KH1-2012CGCH	32.000	28		EUR+					9,112*

Рисунок 4.9 — Ціни на КРТ-2012СGCК [30]

На схемі даний діод задіяний у кількості 2 шт.

4.4.4 BAT54SWT1G

Найнижча ціна на даний діод за 1000 штук серед наявних варіантів на ринку складає 0.02 євро за штуку у постачальника Rochester Electronics:

Зм.	Лист	№ докум.	Підпись	Дата

onsemi BAT54: Diade,Sche Duari (ON S	SWT ottky Ba	1G € 0.0 anter, Fast, Vr 3 nductor BAT54)39 74/1 200mA Pkg 501 SWT10	1-323 ISC-70),Config	ķ					0
Add to BOM	ß »	utasheet	C Manufacture	er Page	() ()	AD Models					
Distributor		SKU		Stock #	MOQ	Pkg	Bulk Pricing	1=	10 8	100 #	1,000 *
Rochester Electronics	e.	BATTE	SWTIG	38,202			EUR *	0.0541	9,6242	9.922*	0.020*
Arrow Electronics		BATS	SWTIG	19,309	35	Out Tape	EUH *	0.572*	0.1514	0.060*	0.039*
Dialities of		BATS	SWT1GOSCT-ND	111.369		Cut Tape	EUB	0.190	0133	0.072	0.039

Рисунок 4.10 — Ціни на ВАТ54SWT1G [31]

На схемі даний діод задіяний у кількості 1 шт.

4.4.5 TPS65023RSBR

Найнижча ціна на дану мікросхему РМІС за 1000 штук серед наявних варіантів на ринку складає 1.359 євро за штуку у постачальника Texas Instruments:

Texas II TPS65 Power Ma 40-WOFW	nstrumenti 1023RSBF regenerit IC 1-40 to 85	sis ₹ € 1.733 (PMC) with 3DC/DCL 3	1306, OC IN	erface ar	w DVS						
MOB of bbA	C Omer	noes 🖸 Menufai	cturor Page	G	CAD Mode						
Distributor		SKU	Stock #	MOQ	Pkg	Bulk Pricing	1.6	5D #	100 8	1,000 -	10,000 #
Texas Instruments of		TP985023R988	22.272	1	Cut Tape	EUR *	2.500*	2300+	2.038*	1359*	1.959*
Venical of		TP5850238588	1250			EUR *		3,015*	2.5324	1.742*	1742*
Arrow Electronics of	8 W)	1P9950236988	1252	- 1	Cut Tape	EUR *	3.552*	3.016*	2,532*	1742+	1742*
Mannet 12		595 TP1650239588	11162	1	Tape & Real	EUR	3.000	3,110	2.680	1900	1.630
DIDINER of	10	296-24630-1-ND	5.195	1	Cut Tape	EUR *	3.641	3.266*	2.6794	1.821*	1921*

Рисунок 4.11 — Ціни на TPS65023RSBR [32]

Динаміка доступності даного компоненту на ринку від Octopart за останній рік:

Зм.	Лист	№ докум.	Підпись	Дата

🔿 3 month 📵 1 year	1 year trend: 📈 +49.14
140,000 In stuck	
105.000	
unitina to	
70,000	Lange
7	

Рисунок 4.12 — Графік запасів TPS65023RSBR [33]

Як можемо бачити, приріст кількості наявних на ринку TPS65023RSBR за останній рік склав 49.14%, що є для нас дуже гарним показником.

4.5 Загальний аналіз

3

Таблиця 4.1 — Вартість компонентів для схеми-замінника в євро

			1 шт.	10 шт.	100 шт.	1000 шт
STM	[32MP157CA	AA3	18.142	16.753	14.337	12.285
MT4	1K256M16T	W-107 AUT:P	8.730	8.040	7.030	6.260
IS21	ES08GA-JQ	LI-TR	8.150	7.510	6.570	5.850
Рези	стори та кон	денсатори (127 шт.)	2.54	2.54	2.54	2.54
Інду	ктивності (4	шт.)	0.276	0.276	0.276	0.276
ABM11W-24.0000MHZ-7-K1Z-T3			0.688	0.581	0.51	0.402
MMC-463F-32.768KHZ-T			0.425	0.425	0.414	0.387
КРТ-2012СGСК (2 шт.)			0.258	0.258	0.258	0.2
BAT	T54SWT1G		0.024	0.024	0.022	0.02
TPSe	65023RSBR		2.5	2.5	2.038	1.359
Вартість схеми-замінника			41.733	38.907	33.995	29.579
				407	444001	I
Лист	№ докум.	Підпись Дата	PE-21	мп.40/4	444.001	

Таким чином, вартість розробленого аналогу з розрахунку на 1000 штук складає 29.579 євро, в той час як вартість QSMP-1570 — 65.63 євро. Таким чином, отриманий аналог є дешевшим у 2.219 разів, або на 54.93%.

Економія на 1 друковану плату складає 36.051 євро при умові закупівлі компонентів на 1000 штук.

За умови закупівлі компонентів схеми-заміннику для однієї друкованої плати, економія буде складати 23.897 євро, або 36.412%.



Рисунок 4.13 — Економія на розробленій схемі-заміннику в залежності від кількості компонентів у закупівлі, євро

						Арк.
					РЕ-21мп.467444.001	62
Зм.	Лист	№ докум.	Підпись	Дата		03





						Арк.
					PE-21mn.467444.001	64
Зм.	Лист	№ докум.	Підпись	Дата		04

ВИСНОВКИ

- Головним недоліком аналогів ринку є неможливість їх інтеграції в існуючий робочий проєкт, низька доступність на ринку та висока ціна. Як наслідок — головною ціллю при розробці було створення власного аналогу задіяного в минулих версіях проєкту чіпу QSMP-1570 із меншою собівартістю.
- 2. Із всіх задіяних в розробці компонентів, не може бути замінена на аналог лише мікросхема STM32MP157CAA3, так як це буде вимагати змін в програмному забезпеченні пристрою і змін в розробленому PCB-дизайні. Всі інші компоненти за потреби можуть бути замінені на аналоги без змін на друкованій платі за умови ідентичності PinOut та габаритних розмірів.
- 3. Був проведений ціновий аналіз схеми-замінника. Було обрано параметри друкованої плати виходячи з вимог мінімальної ширини доріжки при трасуванні DDR3L з імпедансом. Були обрані компоненти схеми-замінника виходячи з вимог мінімальної вартості при закупівлі 1000 штук. Були оптимізовані схеми під'єднання компонентів, та виконані вирівнювання довжин із дотриманням правил ізоляції.
- Розроблений аналог вже пройшов перевірку працездатності на підприємстві і надійшов у виробництво. Конструкторська документація не може бути висвітлена, так як вона охороняється комерційною таємницею.

Розроблений аналог задовольняє умовам технічного завдання.

Зм.	Лист	№ докум.	Підпись	Дата

5 ПЕРЕЛІК ВИКОРИСТАНИХ ДЖЕРЕЛ

1. У 2022 РОЦІ ПОСТАЧАННЯ НАПІВПРОВІДНИКІВ НЕ ПОЛІПШИТЬСЯ — Режим доступу: https://logist.fm/news/u-2022-rocipostachannya-napivprovidnikiv-ne-polipshitsya — 07.09.2023.

2. Чому виникла світова криза напівпровідників та як її подолати — Режим доступу: https://speka.media/inzeneri-globallogic-dopomagayutpodolati-svitovu-krizu-napivprovidnikiv-9qr0kv — 07.09.2023.

 3.
 QSMP-1570
 —
 Режим
 доступу:

 https://eu.mouser.com/datasheet/2/616/QSMP-1666981.pdf
 —
 07.09.2023.

4.OctopartQSMP-1570—Режимдоступу:https://octopart.com/search?q=QSMP-1570¤cy=USD&specs=0—07.09.2023.

5. CC-ST-DW69-ZM — Режим доступу: https://hub.digi.com/dp/path=/marketing/asset/digi-connectcore-mp1-ds — 07.09.2023.

6. CC-ST-DW69-ZM — Режим доступу: https://octopart.com/search?q=CC-ST-DW69-ZM¤cy=USD&specs=0 — 07.09.2023.

7. OSD32MP157C-512M-IAA — Режим доступу: https://www.digikey.de/en/products/detail/OSD32MP157C-512M-IAA/1676-OSD32MP157C-512M-IAA-

ND/11612012?curr=usd&utm_campaign=buynow&utm_medium=aggregator&u tm_source=octopart — 07.09.2023.

8. OSD32MP157C-512M-IAA Octopus — Режим доступу: https://octopart.com/osd32mp157c-512m-iaa-octavo+systems-107448651?r=sp — 07.09.2023.

9. OSD32MP157C-512M-IAA Datasheet — Режим доступу: https://octavosystems.com/docs/osd32mp15x-datasheet/ — 07.09.2023.

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001
10.AN5031—Режимдоступу:https://www.st.com/resource/en/application_note/an5031-getting-started-with-stm32mp151-stm32mp153-and-stm32mp157-line-hardware-development-stmicroelectronics.pdf — 24.10.2023.

11.JLCPCBCapabilitiesРежимдоступу:https://jlcpcb.com/capabilities/pcb-capabilities20.12.2023.

 12.
 MT41K256M16TW-107
 Режим
 доступу:

 https://eu.mouser.com/datasheet/2/671/4Gb_DDR3L-1283964.pdf
 20.12.2023.

 13.
 ABM11W-24.0000MHZ-7-K1Z-T3
 Режим
 доступу:

 https://eu.mouser.com/datasheet/2/3/ABM11W-1774757.pdf — 20.12.2023.

14. Диференційний сигнал — Режим доступу: https://uk.wikipedia.org/wiki/Диференційний сигнал — 27.12.2023.

15.Перехреснізавади:Режимдоступу:https://uk.wikipedia.org/wiki/Перехресні_завади#:~:text=Перехресні%20завадu%20—

%20сигнали%20завади%2С%20що,сигналу%20у%20сусідніх%20лініях%20п ередачі. — 27.12.2023.

 16.
 Глітчі
 Режим
 доступу:

 https://uk.wikipedia.org/wiki/Глітч_(електроніка)#:~:text=Глітч%20(англ.,е

 лектроніці%2C%20a%20також%20серед%20геймерів.
 27.12.2023.

17. Джитери — Режим доступу: https://uk.wikipedia.org/wiki/Джитер — 27.12.2023.

18.AN5122—Режимдоступу:https://www.st.com/resource/en/application_note/an5122-stm32mp1-series-ddr-memory-routing-guidelines-stmicroelectronics.pdf24.10.2023.

19. DDR3L_Memory_length_equalization_in_mm_for_STM32MP15XXAA— Режим доступу: https://www.st.com/en/microcontrollers-microprocessors/stm32mp157.html#cad-resources — 27.12.2023.

						Арк.
					РЕ-21мп.467444.001	
Зм.	Лист	№ докум.	Підпись	Дата		

 20.
 IS21ES08GA-JQLI-TR
 Режим
 доступу:

 https://www.mouser.de/datasheet/2/198/ISSI_6_8_22_IS21ES08GA__Rev_0A_1

 208_2021-2950165.pdf
 29.12.2023.

21.MouserQSMP1570—Режимдоступу:https://eu.mouser.com/ProductDetail/Ka-Ro-electronics/QSMP-1570?qs=wnTfsH77Xs7yBorAx1zF%2Fg%3D%3D&_gl=1*ishzt2*_ga*MTA2MDAxOTc0NC4xNjg00TM2NDIx*_ga_15W4STQT4T*MTcwNDE50DI5Ny4yMi4wLjE3MDQx0Tgy0TcuNjAuMC4w02.01.2024.

22. Ціни на STM32MP157CAA3 — Режим доступу: https://octopart.com/search?q=STM32MP157CAA&autosugg_idx=0¤cy= USD&specs=0 — 02.01.2024.

23. Запаси STM32MP157CAA3 — Режим доступу: https://octopart.com/stm32mp157caa3-stmicroelectronics-100293983?r=sp — 02.01.2024.

24. Ціни на MT41K256M16TW-107 AUT:P — Режим доступу: https://octopart.com/search?q=MT41K256M16TW-107+AUT%3AP¤cy=EUR&specs=0 — 02.01.2024.

25. Запаси MT41K256M16TW-107 AUT:P — Режим доступу: https://octopart.com/mt41k256m16tw-107+aut%3Ap+tr-micron-80967362?r=sp — 02.01.2024.

26. Ціни на IS21ES08GA-JQLI-TR — Режим доступу: https://octopart.com/search?q=IS21ES08GA-JQLI-

TR¤cy=EUR&specs=0 — 02.01.2024.

27. Запаси IS21ES08GA-JQLI-TR — Режим доступу: https://octopart.com/is21es08ga-jqli-tr-issi-127855021?r=sp — 02.01.2024.

28. Ціни на ABM11W-24.0000MHZ-7-K1Z-T3 — Режим доступу: https://octopart.com/search?q=ABM11W-24.0000MHZ-7-K1Z-T3¤cy=EUR&specs=0 — 02.01.2024.

IJacun	ency_LC	JNæspec	5-0-	02.01.2024

Зм.	Лист	№ докум.	Підпись	Дата

РЕ-21мп.467444.001

29. Ціни на MMC-463F-32.768KHZ-T — Режим доступу: https://octopart.com/search?q=MMC-463F-32.768KHZ-T¤cy=EUR&specs=0 — 02.01.2024.

30. Ціни на KPT-2012CGCK — Режим доступу: https://octopart.com/search?q=KPT-2012CGCK¤cy=EUR&specs=0 — 02.01.2024.

31. Ціни на BAT54SWT1G — Режим доступу: https://octopart.com/search?q=BAT54SWT1G¤cy=EUR&specs=0 — 02.01.2024.

 32. Ціни на TPS65023RSBR
 Режим доступу:

 https://octopart.com/search?q=TPS65023¤cy=USD&specs=0
 —

 02.01.2024.
 —

33.ЗапасиTPS65023RSBR—Режимдоступу:https://octopart.com/tps65023rsbr-texas+instruments-7113285?r=sp—02.01.2024.

						Арк.
					РЕ-21мп.467444.001	60
Зм.	Лист	№ докум.	Підпись	Дата		09

75



ДОДАТОК А. ГАБАРИТНІ РОЗМІРИ МХ-А70НМ30-ІХ21

ДОДАТОК Б. ТЕХНІЧНЕ ЗАВДАННЯ

ПОГОДЖЕНО Керівник дипломного проекту К.т.н.,доцент Сушко І. О.

ЗАТВЕРДЖЕНО Завідувач кафедри прикладної радіоелектроніки, К.т.н.,доцент Мовчанюк А.В.

(підпис)

(дата)

(підпис)

(дата)

Київ 2024

1 НАЗВА І ПІДСТАВА ДЛЯ ВИКОНАННЯ

Назва магістерської дисертації «Оптимізація друкованої плати контролера для зарядки електромобіля».

Підставою для виконання є завдання, видане кафедрою прикладної радіоелектроніки від «01 » вересня 2023 р.

2 ВИКОНАВЕЦЬ

Виконавець — студентка групи РЕ-21мп Скосарева Анна Геннадіївна.

3 МЕТА ВИКОНАННЯ ДП І ПРИЗНАЧЕННЯ ПРОДУКЦІЇ

Метою магістерської дисертації є розробка дешевшого аналогу чіпу QSMP-1570 згідно всіх отриманих вимог.

Отриманий виріб повинен бути представлений у вигляді схеми-заміннику з підібраною оптимізованою по ціні компонентною базою та інтегрований у існуючий проєкт друкованої плати на місце чіпу QSMP-1570, повністю замінивши його.

4 ТЕХНІЧНІ ВИМОГИ

4.1 Призначення

Напруга живлення на лініях: VDD_CORE 1.2 B, VDD 3.3 B, VDD_DDR 1.35 B;

Струм на лініях: VDD_CORE до 1.7 A, VDD до 1.2 A, VDD_DDR до 1 A; Використати: Процесор STM32MP157CAA3, eMMc Flash 8Gb, DDR3L 16-bit 256Mb, екран MX-A70HM30-IX21;

Життєздатності та стійкості до зовнішніх впливів і чинників. Кліматичні вимоги згідно ГОСТ 25467-82 У-1.

Захист від механічний впливів згідно ГОСТ 16962-71.

4.2 Надійності

Вимоги надійності відповідно до ГОСТ 25359-82 ІІІ групи складності приладу.

4.3 Конструкції

Друкована плата 4х шарова, одностороння.

Інтеграція схеми-замінника на місце чіпу QSMP-1570 на друкованій платі зі збереженням PinOut.

Мінімальні технічні вимоги згідно мінімальних можливостей виробника JLCPCB.

Виносний дисплей.

4.4 Уніфікації і стандартизації

При виборі компонентів орієнтуватися на мінімальну вартість при замовленні від 1 тис. шт. Діапазон робочих температур всіх обраних компонентів повинен бути не меншим за °C: -20...+85.

4.5 Дизайну, ергономіки та технічної естетики

Відстань між сусідніми компонентами не менше 0.1 мм.

Ширина друкованої плати 1.6 мм.

Розташувати по одному ізольованому круглому маркеру діаметром 1 мм біля кожного BGA компоненту.

4.6 Експлуатації, зручності технічного обслуговування та ремонту

Технічне обслуговування проводити електриком компанії виробника виключно у випадку некоректної роботи приладу.

4.7 Безпеки для життя, здоров'я і майна громадян та охорони довкілля

Керуватися положеннями стандартів про вимоги технічної безпеки, електробезпеки, пожежної безпеки.

Утилізація згідно вимог для промислових відходів за ГОСТ 30773-2001.

4.8 Транспортування і зберігання

Умови транспортування згідно ГОСТ 23088-80. Зберігання: за ГОСТ 15150-69.

5 ВИМОГИ ДО СИРОВИНИ, МАТЕРІАЛІВ І ПКВ

Не надано.

6 ВИМОГИ ДО КОНСЕРВАЦІЇ, ПАКУВАННЯ І Маркування

Не надано.

7 ВИМОГИ ДО РОЗРОБЛЮВАНОЇ ДОКУМЕНТАЦІЇ

Оформлювати документацію згідно ДСТУ 3008:2015.

- 7.1 Орієнтовний зміст дипломного проекту
- Титульний лист
- Завдання
- Анотація (двома мовами)
- Титульний лист пояснювальної записки
- Зміст
- Вступ
- 1 Аналіз ринку
- 2 Опис схем під'єднання
- 3 PCB Design
- 4 Цінова оптимізація
- Висновки
- Перелік джерел посилань
- Додатки

8 СТАДІЇ І ЕТАПИ МАГІСТЕРСЬКОЇ ДИСЕРТАЦІЇ

Робота виконується в 8 етапів.

№ 3/П	Назва етапів виконання магістерської дисертації	Термін виконання етапів магістерської дисертації	Примітка
1	Отримання теми магістерської дисертації	05.09.2023p.	
2	Розробка плану магістерської дисертації	10.09. 2023p.	
3	Початок збору інформації для дослідження	24.09.2023p.	
4	Аналіз ринку	05.10.2023p.	
5	Опис схем під'єднання	05.11.2023p.	
6	PCB Design	01.01.2024p.	
7	Цінова оптимізація	03.01.2024p.	
8	Оформлення магістерської дисертації	09.01.2024p.	

9 ПОРЯДОК ПРИЙМАННЯ МАГІСТЕРСЬКОЇ ДИСЕРТАЦІЇ І МАТЕРІАЛІВ, ЯКІ ПОДАЮТЬ ПО ЗАКІНЧЕНІ ЕТАПІВ МАГІСТЕРСЬКОЇ ДИСЕРТАЦІЇ І У ЦІЛОМУ

проміжних результатів 1.Представлення магістерської дисертації керівнику в зазначені терміни;

2. Представлення завершеної магістерської дисертації керівнику;

3. Перевірка магістерської дисертації на наявність плагіату;

4. Представлення кафедрі завершеної магістерської дисертації за 10 днів до дати захисту;

5. Захист магістерської дисертації перед екзаменаційною комісією.

Виконавець

Скосарева А.Г.

Керівник

К.т.н.,доцент Сушко I. О.

